PCB抄板法律爭議

PCB抄板屬于反向工程的范疇，自整個概念誕生以來，它就一直處于廣泛的爭議之下，反向工程的方法在集成電路工業的發展中起著巨大的作用，世界各國廠商無不采用這種方法來了解別人產品的發展，如果嚴格禁止這種行為，便會對集成電路技術的進步造成影響，所以各國在立法時都在一定條件下將此視為一種侵權的例外。為了教學、分析和評價布圖設計中的概念、技術或者布圖設計中采用的電路、邏輯結構、元件配置而復制布圖設計以及在此基礎上將分析評價結果應用于具有原創性的布圖設計之中，并據此制造集成電路，均不視為侵權。但是，單純地以經營銷售為目的而復制他人受保護的布圖設計而生產集成電路，應視為侵權行為。

2007年1月中國最高人民法院公布“關于審理不正當競爭民事案件應用法律若干問題的解釋”，規定通過自行開發研制或者反向工程等方式獲得的商業秘密，不認定為反不正當競爭法有關條款規定的侵犯商業秘密行為。

該司法解釋同時規定，反向工程是指通過技術手段對從公開渠道取得的產品進行拆卸、測繪、分析等而獲得該產品的有關技術信息。當事人以不正當手段知悉了他人的商業秘密之后，又以反向工程為由主張獲取行為合法的，不予支持。

該司法解釋于2007年2月1日起正式實施。

許多正規的抄板單位機構都有明確規定，凡在公司進行反向工程的客戶，必須有合法的設計版權來源聲明，以保護原創設計版權所有者的合法權益，并要求客戶承諾反向成果主要用于教學、分析、技術研究等合法用途。同時，反向工程致力于在原有產品設計思路上進行二次開發，通過電路原理分析與資料提取，在產品設計中加入新的設計理念與功能模塊，快速在原有產品基礎上實現創新升級與更新換代，助力電子行業整體競爭力的提升。

如何選擇PCB板材？

選擇PCB板材必須在滿足設計需求和可量產性及成本中間取得平衡點。設計需求包含電氣和機構這兩部分。通常在設計非常高速的PCB板子(大于GHz的頻率)時這材質問題會比較重要。例如，現在常用的FR-4材質，在幾個GHz的頻率時的介質損(dielectric loss)會對信號衰減有很大的影響，可能就不合用。就電氣而言，要注意介電常數(dielectric constant)和介質損在所設計的頻率是否合用。

如何避免高頻干擾？

避免高頻干擾的基本思路是盡量降低高頻信號電磁場的干擾，也就是所謂的串擾emc (Crosstalk)。可用拉大高速信號和模擬信號之間的距離，或加ground guard/shunt traces在模擬信號旁邊。還要注意數字地對模擬地的噪聲干擾。

在高速設計中，如何解決信號的完整性問題？

信號完整性基本上是阻抗匹配的問題。而影響阻抗匹配的因素有信號源的架構和輸出阻抗(output impedance)，走線的特性阻抗，負載端的特性，走線的拓樸(topology)架構等。解決的方式是端接(termination)與調整走線的拓樸。

差分布線方式是如何實現的？

差分對的布線有兩點要注意，一是兩條線的長度要盡量一樣長，另一是兩線的間距(此間距由差分阻抗決定)要一直保持不變，也就是要保持平行。平行的方式有兩種，一為兩條線走在同一走線層(side-by-side)，一為兩條線走在上下相鄰兩層(over-under)。一般以前者side-by-side實現的方式較多。

對于只有一個輸出端的時鐘信號線，如何實現差分布線？

要用差分布線一定是信號源和接收端也都是差分信號才有意義。所以對只有一個輸出端的時鐘信號是無法使用差分布線的。

接收端差分線對之間可否加一匹配電阻？

接收端差分線對間的匹配電阻通常會加, 其值應等于差分阻抗的值。這樣信號品質會好些。

為何差分對的布線要靠近且平行？

對差分對的布線方式應該要適當的靠近且平行。所謂適當的靠近是因為這間距會影響到差分阻抗(differential impedance)的值, 此值是設計差分對的重要參數。需要平行也是因為要保持差分阻抗的一致性。若兩線忽遠忽近, 差分阻抗就會不一致, 就會影響信號完整性(signal integrity)及時間延遲(timing delay)。

如何處理實際布線中的一些理論沖突的問題

A. 基本上, 將模/數地分割隔離是對的。 要注意的是信號走線盡量不要跨過有分割的地方(moat), 還有不要讓電源和信號的回流電流路徑(returning current path)變太大。
B. 晶振是模擬的正反饋振蕩電路, 要有穩定的振蕩信號, 必須滿足loop gain與phase的規范, 而這模擬信號的振蕩規范很容易受到干擾, 即使加ground guard traces可能也無法完全隔離干擾。 而且離的太遠, 地平面上的噪聲也會影響正反饋振蕩電路。 所以, 一定要將晶振和芯片的距離進可能靠近。
C. 確實高速布線與EMI的要求有很多沖突。 但基本原則是因EMI所加的電阻電容或ferrite bead, 不能造成信號的一些電氣特性不符合規范。 所以, 最好先用安排走線和PCB疊層的技巧來解決或減少EMI的問題, 如高速信號走內層。 最后才用電阻電容或ferrite bead的方式, 以降低對信號的傷害。

如何解決高速信號的手工布線和自動布線之間的矛盾？

現在較強的布線軟件的自動布線器大部分都有設定約束條件來控制繞線方式及過孔數目。 各家EDA公司的繞線引擎能力和約束條件的設定項目有時相差甚遠。 例如, 是否有足夠的約束條件控制蛇行線(serpentine)蜿蜒的方式, 能否控制差分對的走線間距等。 這會影響到自動布線出來的走線方式是否能符合設計者的想法。 另外, 手動調整布線的難易也與繞線引擎的能力有絕對的關系。 例如, 走線的推擠能力, 過孔的推擠能力, 甚至走線對敷銅的推擠能力等等。 所以, 選擇一個繞線引擎能力強的布線器, 才是解決之道。

關于test coupon

test coupon是用來以TDR (Time Domain Reflectometer) 測量所生產的PCB板的特性阻抗是否滿足設計需求。 一般要控制的阻抗有單根線和差分對兩種情況。 所以， test coupon上的走線線寬和線距(有差分對時)要與所要控制的線一樣。 最重要的是測量時接地點的位置。 為了減少接地引線(ground lead)的電感值， TDR探棒(probe)接地的地方通常非常接近量信號的地方(probe tip)， 所以， test coupon上量測信號的點跟接地點的距離和方式要符合所用的探棒。

以上PCB抄板技術資料，有深圳抄板公司板朗科技提供。

轉載請注明來源:www.rrpqweuk.com